

Europäisches Patentamt

European **Patent Office** 

Office européen des brevets

Bescheinigung

Certificate

Attestation

Die angehefteten Unterlagen stimmen mit der ursprünglich eingereichten Fassung der auf dem nächsten Blatt bezeichneten europäischen Patentanmeldung überein.

The attached documents are exact copies of the European patent application described on the following page, as originally filed.

Les documents fixés à cette attestation sont conformes à la version initialement déposée de la demande de brevet européen spécifiée à la page suivante.

Patentanmeldung Nr.

Patent application No. Demande de brevet nº

01103107.7

Der Präsident des Europäischen Patentamts; Im Auftrag

For the President of the European Patent Office

Le Président de l'Office européen des brevets

R C van Dijk

DEN HAAG, DEN THE HAGUE, LA HAYE, LE

27/11/01

This page Blank (Usolo)



Europäisches **Patentamt** 

European **Patent Office**  Office européen des brevets

## Blatt 2 der Bescheinigung Sheet 2 of the certificate Page 2 de l'attestation

Anmeldung Nr.:

Application no.: Demande n\*:

01103107.7

Anmeldetag: Date of filing: Date de dépôt:

09/02/01

Anmelder: Applicant(s): Demandeur(s):

SIEMENS AKTIENGESELLSCHAFT

80333 München

**GERMANY** 

Bezeichnung der Erfindung: Title of the invention: Titre de l'invention:

Verfahren und Anordnung zur Regelung der Entscheiderschwelle und der Abtasttaktphase eines Datenregenerators für ein binäres Signal

In Anspruch genommene Prioriät(en) / Priority(ies) claimed / Priorité(s) revendiquée(s)

State: Pays:

Date:

Numéro de dépôt:

Internationale Patentklassifikation: International Patent classification: Classification internationale des brevets:

H04L25/06

Am Anmeldetag benannte Vertragstaaten: Contracting states designated at date of filing: AT/BE/CH/CY/DE/DK/ES/FI/FR/GB/GR/IE/IT/LI/LU/MC/NL/PT/SE/TR Etats contractants désignés lors du depôt:

Bemerkungen: Remarks: Remarques:

This Page Blank (uspto)



10

15

25

30

35





1

63 9. Feb. 2001

Beschreibung

Verfahren und Anordnung zur Regelung der Entscheiderschwelle und der Abtasttaktphase eines Datenregenerators für ein binäres Signal

Die Erfindung betrifft ein Verfahren zur Regelung der Entscheiderschwelle und/oder der Phase eines Abtasttaktsignals eines Datenregenerators für ein binäres Signal durch Auswertung von Fehlerkorrektursignalen.

Es sind zahlreiche Schaltungen bekannt, bei der die Entscheiderschwelle eines Datenregenerators und die Phase des Abtasttaktes auf Grund von Kriterien korrigiert werden, die aus dem empfangenen Signal gewonnen werden. Daneben gibt es eine weitere Gruppe von Datenregeneratoren, die bei einem redundanten Binärsignal die Fehlererkennung/Fehlerkorrektur zur Steuerung der Entscheiderschwelle und der Phasenlage nutzen.

Aus der Offenlegungsschrift DE 197 17 642 A1 ist ein Verfahren bekannt, bei dem die Entscheiderschwelle und die Phase mit Hilfe einer Steuerung variiert werden, bis die Fehlerrate ein Minimum erreicht. Bei diesem Verfahren pendeln die Phasenlage und die Schwelle stets um das Optimum herum.

Aus dem Patent US 4,360,926 ist eine digitale PLL (Phasenre-geleinrichtung) bekannt, bei der sowohl ein Phasenvergleich zwischen dem empfangenen Signal und dem Abtasttakt durchgeführt wird, als auch zusätzlich Information des Fehlerdetektors zur Optimierung verwendet wird.

Aufgabe der Erfindung ist es, Verfahren zur Optimierung der Entscheiderschwelle und/oder der Phasenlage des Abtasttaktes anzugeben. Außerdem ist eine geeignete Anordnung anzugeben.

Diese Aufgabe wird durch die unabhängigen Ansprüche gelöst.

09-02-2001

^

Sowohl die Entscheiderschwelle als auch die Abtastphase oder beides können durch Verwendung der Korrektursignale in Zusammenhang mit der Berücksichtigung des logischen Zustandes des binären Signals geregelt werden.

5

20

30

Ein Vorteil dieses Verfahrens ist es, dass es auch bei größeren Bitfehlerraten arbeitet.

Zur Regelung der Entscheiderschwelle wird die Differenz zwischen der Anzahl der korrigierten 1-Bits, das heißt, das korrigierte Bit wird eine binäre Null, und der Anzahl der korrigierten 0-Bits, hier erfolgt eine Korrektur in eine binäre
Eins, verwendet. Es ist auch die Auswertung des Quotienten
aus korrigierten 1-Bits zu 0-Bits (oder umgekehrt) möglich.

15 Bei ungleichgewichtigen Codes sollte die Relation von binären Einsen zu binären Nullen berücksichtigt werden.

Die Korrektursignale werden ebenfalls zur Regelung der Phase eines Abtasttaktes verwendet. Hierzu wird überprüft, ob die Anzahl der Korrekturen vor oder nach einem Übergang zwischen zwei unterschiedlichen (korrigierten) Binärzuständen größer ist.

Eine entsprechende Anordnung ist rein digital realisierbar, 25 so dass Probleme durch Temperaturabhängigkeit oder Alterung wie bei den herkömmlichen Taktregeneratoren vermieden werden.

Vorteilhaft ist auch eine Überwachung der Häufigkeit von Korrekturen, die bei gleichbleibenden Übertragungsbedingungen die Arbeitsweise der Regelung wiedergibt. Bei optimierter Abtastung ist die Häufigkeit von Korrekturen ein Kriterium für die Signalqualität, das außerdem zur Steuerung der Zeitkonstanten der Regeleinrichtungen verwendet werden.

Vorteilhaft ist auch eine Begrenzung der Variationsbreite der Entscheiderschwelle, damit die Betriebsfähigkeit immer gewährleistet ist.








3

Das erfindungsgemäße Verfahren kann auch mit den herkömmlichen analogen Verfahren, bei denen zur Phasenkorrektur das Empfangssignal mit dem Abtasttaktsignal verglichen wird, kombiniert werden.

Die Erfindung wird anhand eines Ausführungsbeispieles näher erläutert.

- 10 Es zeigen:
  - Figur 1 ein Prinzipschaltbild eines Datenregenerators,
- Figur 2 ein Zeitdiagramm zur Regelung der Entscheiderschwelle und
  - Figur 3 ein Zeitdiagramm zur Regelung der Phase des Abtasttaktes.
- In Figur 1 ist der erfindungsgemäße Datenregenerator 1 6 20 dargestellt. Einer Entscheiderstufe 1 wird das Signal BS zugeführt und mit einem Vergleichswert, der Entscheiderschwelle TH, verglichen. Das binäre Ausgangssignal der Entscheiderstufe 1 wird dem Dateneingang D einer Abtastkippstufe 2 zuge-25 führt und dessen Datenbits werden im Idealfall jeweils in der Bitmitte mit einem Abtasttaktsignal TS abgetaktet (gespeichert), das von einem nicht dargestellten gesteuerten Oszillator (VCO) eines Taktregenerators 3 (z. B. eines Phasenregelkreises PLL) erzeugt wird. Vom Datenausgang der Abtastkippstufe 2 gelangt das binäre Signal zu einer Fehlerkorrek-30 tureinrichtung (FEC) 4, die an ihrem Datenausgang ein korrigiertes Binärsignal CBS abgibt.
- Die Fehlerkorrektureinrichtung 4 erkennt auf Grund von redun-35 danter Information, welche Bits des binären Signals gestört sind und korrigiert diese durch Invertieren. Die Korrektursignale werden hier mit dem Binärzustand des noch unkorri-



200023535

Δ

gierten Bits kombiniert (gleichwertig ist eine logische Verknüpfung mit dem Zustand des korrigierten Bits) und als Korrektursignale K1 beziehungsweise K0 ausgegeben. K1 bedeutet, dass ein als Binärzustand "1" in der Abtastkippstufe 2 gespeichertes Bit in den Binärzustand "0" korrigiert wird; K0 bedeutet eine Korrektur des Binärzustandes "0" in den Binärzustand "1". Ein Entscheiderschwelle-Regler 5 bildet die Differenz zwischen den Summen der K1-Korrektursignale und K0-Korrektursignale  $\Sigma$ K1 -  $\Sigma$ K0 und verschiebt entsprechend die Schwelle TH der Entscheiderstufe 1. Die Meßintervalle können der Bitfehlerrate angepaßt werden; auch kann bis zu einer bestimmten Anzahl von Korrekturvorgängen gezählt werden oder beide Methoden werden kombiniert.

- 15 Im Diagramm Figur 2 ist der zeitliche Verlauf der Amplitude A eines ungestörte binären Signals BS als Funktion der Zeit t als durchgezogene Linie dargestellt, das empfangsseitig zu Zeitpunkten  $T_0$ ,  $T_1$ ,  $T_2$ , ... abgetastet wird. Die Entscheiderschwelle (Abtastschwelle) TH liegt jedoch nicht bei ihrem I-20 dealwert THo (gestrichelt), sondern wesentlich tiefer. Ein ideales Signal BS wird jetzt noch richtig abgetastet. Kommen jetzt aber Signalverzerrungen hinzu, dann ist bei einem gestörten Signal - gestrichelt dargestellt - eine Verfälschung der binären "0" in eine binäre "1" sehr leicht möglich, was 25 durch einen Korrekturvorgang K1 wieder rückgängig gemacht wird. Überwiegen die Korrektursignale K1 gegenüber den weit weniger wahrscheinlichen Korrektursignalen KO, dann muss die Entscheiderschwelle TH in Richtung der optimalen Schwelle So, hier hin zu höheren Werten, verschoben werden. Unter der Voraussetzung, dass die binäre "1" den höheren Pegel aufweist, 30 gilt für die Entscheiderschwelle TH:
  - (1)  $\Sigma K1 > \Sigma K0 \Rightarrow TH h\"{o}her$
- 35 (2)  $\Sigma \text{K1} < \Sigma \text{K0} \Rightarrow \text{TH niedriger}$

5

Bei einem ungleichgewichtigen Code gilt entsprechend (einschließlich mathematischer Umformungen):

(3) 
$$\frac{\Sigma K1}{N0} > \frac{\Sigma K0}{N1} \Rightarrow TH höher$$

5

10

$$\frac{\Sigma K1}{N0} < \frac{\Sigma K0}{N1} \Rightarrow TH \text{ niedriger}$$

Ebenso können, wie einleitend erwähnt, die Quotienten der aufsummierten Korrektursignale mit dem Quotienten der Summe der binären Nullen NO mit der Summe der binären Einsen N1 verglichen werden, wodurch ebenfalls das Verhältnis von binären Nullen zu Einsen berücksichtigt wird.

Der Bereich, in dem eine Verschiebung der Entscheiderschwelle 15 möglich ist, kann begrenzt werden, so dass der Taktregenerator bzw. der Empfänger stets im funktionsfähig bleibt.

In einer ähnlichen Weise werden Korrektursignale KBT (before transition) und KAT vor (after transition) und nach dem Übergang zwischen zwei Binärzuständen gewonnen. Dies erfolgt wieder durch Kombination des Korrektursignals mit jeweils einem (korrigierten) Bit vor und nach dem Übergang zwischen zwei binären Zuständen des korrigierten Signals, das in der Regel dem ursprünglichen binären Signal entspricht.

25

30

35

20

Figur 3 zeigt wieder den Amplitudenverlauf des binären Signals BS in Abhängigkeit von der Zeit t. Die Soll-Abtastzeitpunkte sind mit  $T_0$ ,  $T_1$ ,  $T_2$ , ... gekennzeichnet, die Ist-Zeitpunkte dagegen mit  $T_{0i}$ ,  $T_{1i}$ ,  $T_{2i}$ . Durch einen Phasenfehler  $\phi$  des Abtastsignals gegenüber dem idealen Abtastzeitpunkt bzw. dem Signal, kurz bals Phase bezeichnet, werden Fehlabtastungen bei Zustandswechseln wahrscheinlicher. Dadurch, dass der Abtastzeitpunkt  $T_{0i}$  näher an den Übergang zwischen den binären Zuständen heranrückt, erfolgt bei zusätzlichen Beeinflussungen/Störungen des binären Signals BS gestrichelt dargestellt – eine "fehlerhafte" Abtastung. Hier



Printed:27-11-2001

10





6

wird ein O-Bit abgetastet, das durch einen Korrekturvorgang KBT in ein 1-Bit korrigiert wird. Zum Zeitpunkt T<sub>1i</sub> spielt die Phasenverschiebung des Taktsignals dagegen keine Rolle, da kein Signalübergang in der Nähe stattfindet. Erst in der Nähe des Zeitpunkts T<sub>2i</sub> ändert sich der binäre Zustand wieder von "0" in "1", wodurch die Wahrscheinlichkeit für eine fehlerhafte Abtastung wieder ansteigt. Bei der dargestellten Bitfolge wird es beim dem Übergang von "1" nach "0" durch den dann beibehaltenen Binärzustand "0" mit einer hohen Wahrscheinlichkeit mehr Phasen-Korrekturen KBT geben als nach dem Übergang.

Wird das Bit vor dem Signalübergang bei einem gestrichelt dargestellten gestörten Signals fälschlich als "0" abgetastet und anschließend korrigiert, wird ein Phasen-Korrektursignal 15 KBT abgegeben, das hier die Korrektur einer binären "0" in eine "1" angibt. Da das nächste (gegebenenfalls korrigierte) Bit eine Null ist, ist im idealen oder ersatzweise korrigierten Binärsignal ein Übergang zwischen den Binärzuständen vor-20 handen. Wird dagegen das Bit nach dem Übergang korrigiert, wird ein Phasen-Korrektursignal KAT (After Transition) abgegeben. Diese Signale werden in einem Phasenregler 6 summiert und die Summen miteinander verglichen. Das Ergebnis diese Vergleichs, ein Taktphasen-Korrektursignal PH, steuert bzw. korrigiert die Phasenlage des Taktsignals TS in Relation zum 25 binären Signal BS bis die Anzahl beider Korrektursignale den gleichen Wert hat. Es gilt

- (5)  $\Sigma \text{KBT} > \Sigma \text{KAT} \implies \text{Phase TS beschleunigen bzw. Frequenz}$  30
  - (6)  $\Sigma$ KBT  $< \Sigma$ KAT  $\Rightarrow$  Phase TS verzögern bzw. Frequenz erniedrigen
- Die Phasendifferenz  $\phi$  des Taktsignals TS gegenüber dem idealen Abtastzeitpunkten  $T_0$ ,  $T_1$ ,  $T_2$ , ... für das binäre Signal BS



10

15





7

ist beim dargestellten Beispiel zu verringern. Entsprechendes gilt bei einer voreilenden Phase des Taktsignals.

Im Ausführungsbeispiel Figur 1 wird die Phase des von dem Taktregenerator 3, hier als Phasenregelkreis (PLL) ausgebildet, erzeugten Taktsignals korrigiert. In der Regel wird die Korrektur gering sein und kann auch begrenzt werden. Die Veränderung der Phase kann in beliebiger Weise erfolgen, besonders einfach durch Eingriff in den Phasenregelkreis wie im Ausführungsbeispiel.

Ohne zusätzliche Maßnahmen arbeitet das Verfahren nur, wenn vor bzw. nach einem Übergang zwischen den Binärzuständen der Binärzustand für mindestens ein weiteres Bit erhalten bleibt. Bei einem 1010-Wechsel heben sich die Phasen-Korrektursignale mit großer Wahrscheinlichkeit auf; sie können auch durch Auswertung der Bitfolgen unterdrückt werden. Bei einem andauernden Wechsel von binären Nullen und binären Einsen wird die

20 Fall tritt jedoch bei einer üblichen Datenübertragung nicht auf und außerdem bleibt die Funktion der analogen Phasenregelung erhalten.

Phasenkorrektur ohne Zusatzmaßnahmen nicht erreicht; dieser

Durch eine Überwachung der Korrekturrate kann die Überta25 gungsstrecke überprüft werden und die Regeleinrichtungen des
Datenregenerators gesteuert werden.



This page Blonk (Usolo)

200023535

8

EPO - Munich 63 0.9. Feb. 2001

## Patentansprüche

- 1. Verfahren zur Regelung der Entscheiderschwelle (TH) bei der Abtastung eines binären Signals (BS) durch Auswertung von Fehlerkorrektursignalen
- 5 Fehlerkorrektursignalen, dadurch gekennzeichnet, dass als fehlerhaft erkannte 1-Bits und als fehlerhaft erkannte 0-Bits gezählt werden,
- die Anzahl ( $\Sigma$ K1) der als fehlerhaft erkannten 1-Bits und die 10 Anzahl ( $\Sigma$ K0) der als fehlerhaft erkannten 0-Bits ausgewertet wird und dass die Entscheiderschwelle (TH) entsprechend derart ver-

dass die Entscheiderschwelle (TH) entsprechend derart verstellt wird, dass ein optimales Verhältnis der als fehlerhaft erkannten 1-Bits und 0-Bits erreicht wird.

- Verfahren nach Anspruch 1,
  dadurch gekennzeichnet,
  dass die Differenz (ΣΚ1 ΣΚ0) zwischen den als fehlerhaft
  erkannten 1-Bits und 0-Bits gebildet wird und dass diese Differenz in ein Stellsignal für die Entscheiderschwelle (TH)
  umgesetzt wird.
  - Verfahren nach Anspruch 2,
     dadurch gekennzeichnet,
- 25 dass bei gleichgewichtigen Codes die Entscheiderschwelle (TH) derart eingestellt wird, dass die Differenz ( $\Sigma$ K1  $\Sigma$ K0) Null wird.
  - 4. Verfahren nach Anspruch 2,
- 30 dadurch gekennzeichnet, dass bei ungleichgewichtigen Codes das Verhältnis von 1-Bits zu 0-Bits des binären Signals (BS) berücksichtigt wird.
  - 5. Verfahren nach Anspruch 4,
- 35 dadurch gekennzeichnet,







9

dass bei ungleichgewichtigen Codes das Verhältnis von als fehlerhaft erkannten 1-Bits ( $\Sigma$ K1) zur Gesamtzahl der 0-Bits (NO) gebildet wird,

dass das Verhältnis der als fehlerhaft erkannten 0-Bits (ΣΚΟ) zur Gesamtzahl (NO) der 1-Bits (N1) gebildet wird, dass ein Vergleich beider Quotienten durchgeführt wird und dass die Entscheiderschwelle auf Grund dieses Vergleichs derart eingestellt wird, dass die Differenz zwischen den Ouotienten Null wird.

10

5

- 6. Verfahren zur Regelung der relativen Phase eines Abtasttaktsignals (TS) zur Phase eines binären Signals (BS) durch Auswertung von Fehlerkorrektursignalen,
- dadurch gekennzeichnet,
- dass vor einem Übergang zwischen den Binärzuständen als feh-15 lerhaft erkannte Bits (KBT) und nach einem Übergang zwischen den Binärzuständen als fehlerhaft erkannte Bits (KAT) gezählt und die Summen ( $\Sigma$ KBT,  $\Sigma$ KAT) ausgewertet werden und dass die Phase des Abtasttaktsignals (TS) derart verstellt
- wird, dass zumindest annähernd die selbe Anzahl der als feh-20 lerhaft erkannte Bits ( $\Sigma$ KBT,  $\Sigma$ KAT) vor und nach einem Übergang zwischen den Binärzuständen auftritt.
  - 7. Verfahren nach Anspruch 6,
- dadurch gekennzeichnet, 25 dass nur Übergänge bei bestimmten Binärfolgen ausgewertet werden und/oder nur ein bestimmter Übergang zwischen den Binärzuständen ausgewertet wird.
- 8. Verfahren nach einem der vorhergehenden Ansprüche, 30 dadurch gekennzeichnet, dass Korrektursignale einer Fehlerkorrektureinrichtung (4) logisch kombiniert mit dem jeweiligen Binärzustand als fehlerhaft erkanntes Bits (K1, K0) ausgewertet werden und/oder dass Korrektursignale vor und nach dem Übergang zwischen den Binärzuständen als Phasen-Korrektursignale (KBT, KAT) ausgewertet werden.



10

15

30

35

200023535





10

- 9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Entscheiderschwelle (TH) für das binäre Signal (BS) und die Phase des Abtasttaktsignals (TS) geregelt werden.
- 10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Anteil der als fehlerhaft angesehen Bits zur Steuerung der Zeitkonstanten einer Regelungen verwendet wird.
- 11. Anordnung zur Regelung der Entscheiderschwelle (TH) eines Datenregenerators (1-5) mit einer Entscheiderstufe (1), der ein binäres Signal (BS) und ein Vergleichssignal (TH) zugeführt werden, mit einer Abtastkippstufe (2), deren Dateneingang (D) mit dem Ausgang der Entscheiderstufe (1) verbunden ist, und mit einem steuerbaren Taktregenerator (3), der ein Abtasttaktsignal (TS) für die Abtastkippstufe (2) erzeugt und von einer Fehlerkorrektureinrichtung (4) gesteuert wird,
- dadurch gekennzeichnet,
  dass ein erster Regler (5) vorgesehen ist, dem von der Fehlerkorrektureinrichtung (4) ein erstes Korrektursignal (K1)
  zugeführt wird, das eine Korrektur eines 1-Bits anzeigt, und
  dem ein zweites Korrektursignal (K0) zugeführt wird, das die
- 25 Korrektur eines 0-Bits angibt, dass der erste Regler separat beide Korrektursignale summiert und deren Anzahl oder Verhältnis bewertet und dass der erste Regler (5) ein Steuersignal erzeugt, das die Höhe der Vergleichssignals (TH) bestimmt.
  - 12. Anordnung zur Regelung der Phase  $(\phi)$  eines Abtasttaktsignals (TS) mit einem Taktregenerator (3), der, von einer Fehlerkorrektureinrichtung (4) gesteuert, dieses Abtasttaktsignal (TS) erzeugt, mit dem ein binäres Signal (BS) in eine Abtastkippstufe (2) abgetaktet wird, dadurch gekennzeichnet,



10





11

dass ein zweiter Regler (6) vorgesehen ist, dem von der Fehlerkorrektureinrichtung (4) ein erstes Phasen-Korrektursignal (KBT) zugeführt wird, das die Korrektur eines Bits vor einem Signalübergang zwischen zwei binären Zuständen angibt, und dem ein zweites Phasenkorrektursignal (KAT) zugeführt wird, das die Korrektur eines Bits nach einem Signalübergang zwischen zwei binären Zuständen angibt, der die Korrektursignale (KBT, KAT) zählt, die Summen (ΣKBT, ΣKAT) vergleicht und ein Phasenkorrektursignal (PH)erzeugt, das die Phase des Abtasttaktsignals (TS) derart verstellt, dass zumindest annähernd die selbe Anzahl von Korrektursignalen (ΣKBT, ΣKAT) vor und nach einem Übergang zwischen den Binärzuständen auftritt.

13. Anordnung zur Regelung der Entscheiderschwelle (TH) und der Phase (φ) des Abtasttaktsignals (TS) eines Datenregenerators (1-6) nach den Ansprüchen 12 und 13.



10





12

EPO - Munich 63 0 g. Feb. 2001

Zusammenfassung

Verfahren und Anordnung zur Regelung der Entscheiderschwelle und der Abtasttaktphase eines Datenregenerators für ein binäres Signal


Bei diesem Verfahren werden Fehlerkorrektursignale (K1, K0) für fehlerhafte 1-Bits und 0-Bits zur Regelung der Entscheiderschwelle (TH) einer Entscheiderstufe (1) verwendet. Weitere Phasen-Korrektursignale (KBT, KAT) zwischen Übergängen von Binärsignalen dienen zur Phasenregelung eines Abtasttaktsignals (TS).

Figur 1

This page Blank (USDIO)

1/2

EPO - Munich 63 0 9. Feb. 2001



2/2

